PROCESORY

PROCESORY

Termín osobní počítač se mění na použití Windows, nikoli DOS.

Výrobci procesorů CISC:

Intel, Motorola, Cyrix (od srpna 97 National Semiconductor), AMD, C&T

Výrobci procesorů RISC PR "RISC" :

SPARC, NEXT, MIPS, AT&T, DEC, Intel, Motorola

Názvosloví:

* C - technologie CHMOS

* L - nižší příkon

* S - varianta SX

* SX - ochuzená levnější varianta.

* SL , DL - varianta s menším (řiditelným) příkonem tzv. SMM PR "SMM" - Systém Managment Mode PR "Systém Managment Mode" (DL nahrazuje DX, pentia obsahují vždy SMM)

* SLC - CHMOS,Low Power,SX

* DX - plnohodnotnou vnější sběrnicí, u 486 s koprocesorem

* /33 - kmitočet na kterém pracují v MHz

* DX2 - zvětšený výkon se zdvojením vnitřní frekvence

* DX4 - ztrojená vnitřní frekvence

* EED - Energy Efficient Desktop - Šetřící energii Zabudovaný Sleep Mode (30W).

* 486 Enhanced SL - nová řada nahrazující 486 SX,DX,DX2,SL, se schopností SSM (System Managment Mode) tj. Power Managment - SL technologie

* LX - pro připojení na PCI 5V

* NX - pro připojení na sběrnici 3.3V

Spotřeba procesoru je zhruba A = U2* f * N , kde N je počet tranzistorů v pouzdře.

Výkon procesorů

P- rating

určuje frekvenci stejně výkonného procesoru Intel.

Typy procesorů

PROCESOR 8086, 8088

-červen 1978

- výkon 0.75MIPS

- 29000 tranzistorů

- 16 bitová sběrnice, 16 bitové registry

- 16 bitová vnější datová sběrnice u 8086

- 8 bitová vnější datová sběrnice u 8088

- 20 bitová vnější adresová sběrnice u 8086

- podpůrné obvody: 8237 - řadič DMA

8253 - obvod časovače

8251 - USART

8255 - paralel port

8259A - řadič přerušení

- frekvence: 4.77MHz, 8MHz, 10MHz

- ovladače extended memory

- pouzdro DIL

PROCESOR 80186

Shodný s 8086, ale s naintegrovaným řadičem přerušení, časovač a DMA.

PROCESOR 80286

- únor 1982

- 2.66 MIPS

- 134 000 tranzistorů

- 24 bitová vnější adresová sběrnice

- 16 bitová vnější datová sběrnice

- adres. prostor 16MB

- pouzdro DIL 68 vývodů

čtvercové

- reálný a chráněný režim; Y chráněného režimu se dostane přes reset a přerušení skokem na adr 0:467H

- nepodporují 32 bitové systémy (OS/2, WindowsNT)

Am286ZX, Am286LX

- CMOS

- firma AMD

- SLEEP mode

- vhodný pro Notebooky

PROCESOR 80386

- říjen 1985

- 11.4 MIPS

- 275 000 tranzistorů

- 32 bitová vnitřní sběrnice

- 32 bitová vnější datová sběrnice pro DX

- 16 bitová vnější datová sběrnice pro SX, SL

- 32 bitová adresová sběrnice pro DX

- 24 bitová adresová sběrnice pro SX

- power managment u SL,

- adres. prostor 4GB

- virtualní adres. prostor 64TB

- real, protected a virtual mod V86

- přepínání real -chraněný režim pomocí instrukcí

- pouzdro PGA (keramické, čtvercové) - Pin Grid Array 132 vývodů

- frequence 16, 20, 25, 33, 40(C&T) MHz

- typy: SX, DX, DL, SL, C

- AMD a S&T dodává DX s vyrovn. pamětí 512B a 8kB

- keramické pouzdro PGA - Pin grid Array 132 vývodů

Motorola řada 800

· jádro PowerPC

· RISC

MPC 821

· 2 procesorový systém (+ komunikační procesor CPM)

MPC 860

· 32 kanálový

· 3 procesorový (CPU+ SIM (seriál Interface) + CPM (komunik.))

· určený pro routery

· nejvýkonnější z této řady

Motorola 52xx

· RISC

· ColdFire

· BDM+ (Backgound Debug Mode s jedním pinem)

· 33MHz

· 16 a 32 bit

· 512 SRAM

AMD 386DX/40

- nejlepší 386 !!!!!!

- 0,75um technologie

Upgrade Intel RAPID CAD

Dva čipy pro upgrade na 486, jeden do patice procesoru, druhý do koprocesoru.

PROCESOR 80486

- srpen 1989

- 54 MIPS

- 1.2 mil tranzistorů

- naintegrovaná cache 8kB

- u DX naintegrovaný koprocesor

- větší instrukční fronta

- 32 bitová vnitřní i vnější datová a adresová sběrnice

- varianty SX: 20, 33 MHz

SX2/40

SL s power managmentem

- varianty DX: 33, 50 MHz

DX2/66 - vnitřní 66MHz, vnější 33MHz

- DX2/66 pouze s chladičem

- PGA pouzdro

- technologie 0.35 um (většinou 0.6um)

- cena 2000 Kč (1993)

- prostorová 2-vrstvá struktura

486DX2

- vnější frekvence poloviční vnitřní

- 50,66 MHz

- Procesor 66MHz s BackWrite Cache se jmenuje P24D

OVERDRIVE 486DX2

pro upgrade 486SX, zasunutím do patice pro koprocesor. Púvodní procesor vyřadí z činnosti.

- vnitřní takt 50MHz,66Mhz, vnější 25 MHz, resp 33MHz.

486DX4

- 3.3V

- Jednokanálový (single issue) procesor

- vnitřní kmitočet 100MHz,vnější 33MHz

- Vnitřní Cache 16kB

- Vestavěná jednotka pro operace v pohyblivé čárce

- slabší výkon jednotky pro operace v pohyblivé čárce (oproti pentiu)

- vnější frekvence třetinová

Cyrix 486

V srpnu 97 skoupeno firmou Natioal Semiconductor

- Cx486SLC

- Cx486DLC

- Cx486S2/50

- pouze 1 nebo 2kB vnitřní Cache

Kompatibilita: AMD K5, Cyrix M1, nekompatibilní NexGen Nx586. I komaptibilní procesory potřebují mírné alternativy na Mainboardu zejména čipová sada logického jádra procesoru - řešeno Jumpery. Nx586 má integrovaný řadič sekundární cache L2 a tedy vyžaduje jiné signály a jiný typ zákl. desky. S cache pracuje plnou rychlostí (pentium 2/3 rychlostí, M1 poloviční)

Přechod na nižší napětí -> snížení ztrátového výkonu

Většina superskalární PR "superskalární" \t "Viz" architektury, schopný vykonávat dvě instrukce v jednom hodinovém taktu. Struktura Nx586 a K5 je velmi podobná RISC PR "RISC" a také se instrukce prvně dekódují na jednoduché instrukce a pak jdou teprve do dekodéru instrukcí. Převod je nazýván ROP (RISC Operation) a RISC86

Pipelining PR "Pipelining" u těchto procesorů řetězí instrukci do 5 (pentium) nebo více (Nx586), superpipelining do více stádií (AMD -6, Cyrix-7) se synchronním sekvenčním předávání výsledků. S každým taktem vstupuje jedna nebo více instrukcí do instrukčního kanálu. Každým cyklem jsou posunuty již rozpracované instrukce do dalšího stadia. Pentium má tyto stadia délky jednoho hodinového cyklu:

1. Výběr instrukce přenos instrukce s instr.cache do předvýběrových vyrovnávacích pamětí.

2. Dekódování - procesor hledá a vybírá kód v předvýběrových vyrovnávacích pamětěch a konvertuje jej do interního instrukčního formátu procesoru.

3. Operandy Hodnoty pro operce jsou vybrány z příslušných registrů nebo Cache pro data

4. Vykonání operace

5. Zpětný zápis výsledků provedené operace do registrů nebo cache či paměti

Procesor s jedním kanálem se nazývá skalární (Nx586). Procesory s více kanály pro zpracování instrukcí se nazývají supersalární (pentium 2 kanály - dual issue, K5 je 4 kanálový - quad issue).

Vykonávání instrukcí

V procesorech (např. pentium), kde se dodržuje zavádění instrukcí v pořadí (in-order issue) a dokončení instrukcí v pořadí (in-order completion) každé pozastavení činnosti v jednom kanále způsobí zastavení všech kanálů.

Architektura procesoru např. MI, K5, Nx586 který podporuje ukončení instrukce mimo pořadí (out-of-order completion), může pozastavení činnosti jednoho kanálu zacovat plný výkon kanálů zbývajících. To znamená že pořadí dokončených instrukcí je jiné než pořadí na vstupu.

Zavedení instrukce mimo pořadí (out-of-order issue) je ještě dokonalejší systém, umožňující zavedení nové instrukce z vyrovnávací paměti instrukcí (instruction buffer) nebo z instrukčního okna (instruction Window) mezi stadiem dekódování a vykonání instrukcí v instrukčním kanále. Některé procesory používají centrální instrukční okno, ve kterém se shromažďují všechny neprovedené dekódované instrukce. Jestliže procesor zjistí, že instrukce v pořadí nemůže být vykonána, vyšle místo ní jinou, která měla být provedena později.

Další možností (Nx586) je využití malých separovaných instrukčních okének (instrukční stanoviště - reservation stations), které jsou na vstupech jednotlivých prováděcích jednotek. Tyto jednotky si těchto instrukčních front vybírají instrukce podle potřeby.

Klasické uspořádání superskalárního procesoru

instrukční cache Předvídání větvení

sběrnicové Stádium předvýběrové

rozhraní výběru vyrovnávací

instrukce paměti

Stádium Dekódovací Soubor

dekódování logika registrů

instrukce

Výběr Stádium Výběr

operandů výběru operandů

operandu

Cache

pro

data Stádium

Vykonání vykonání Vykonání

instrukce instrukce

Stádium

Zpětný zpětného Zpětný

zápis zápisu zápis

Superskalární architektura - rozpojený kanál

instrukční cache Předvídání větvení

sběrnicové předvýběrové

rozhraní vyrovnávací Soubor

paměti registrů

Dekodér instrukcí Přerovnávací

Datová konverze na RISC PR "RISC" paměť

CACHE

Separátní

fronty

instrukcí

1.Unit 2.Unit

zaváděc zaváděcí ALU 1 ALU 2 FPU Branche

ukládán ukládání unit

Přejmenovávání registrů

Při složitějších výpočtech nemohou někdy pracovat aritmetické jednotky paralelně. Jedna jednotka musí čekat na druhou (2*8+5). Tato závislost se nazývá true data dependance PR "true data dependance" = pravá závislost dat neboli read after write. Výkon snižují i další kolizní situace nepravých závislostí dat - false dependency PR "false dependency" . Jednou z nich je požadovaný zápis dvou perací do jednoho registru - write after write. Druhou je tzv. antidependance, tj. případ, kdy zápis bz přepsal data potřebná pro čtení - write after read. Řada procesorů x86 má pouze 8 univerzálních registrů (na rozdíl od RISC PR "RISC" , který jich má mnohem více). Pro zvýšení výkonu mají některé procesory více bank registrů. V případě konfliktu je mohou přejmenovat a tím pro danou úlohu zpřístupnit. Pentium jako jediné z této třídy přejmenovávání nepodporuje. Cyrix má 8 z 32 registrů, AMD má 40 registrů a nexGen 22.

Přejmenování registrů nezvyšuje jejich počet, ale určuje, které z nich nejsou momentálně programově přístupné. Tyto registry zastupují skutečné registry při jednptlivých stadií zpracování instrukcí. Tímto způsobem odstraňuje nepravou závislost (W after R a R after R).

Předávání dat mezi instrukcemi

Data bypassing PR "Data bypassing" and forwarding existuje ve dvou podobách

1. Následné předávání dat =data bypassing předává výsledky jedné instrukce instrukci následující a eliminuje prodlevu, kterou, která by byla potřebná k aktualizaci paměti nebo registrů.

2. Dopředné předávání dat data forwarding PR "data forwarding" předává výsledky jiné instrukci, do její dočasných registrů, která je zpracuje během jiného stadia zpracování a tedy nečeká na skutečný zápis do programovatelných registrů.

Předpovídání větvení - branch prediction

Při pipeliningu je současně rozpracováno mnoho instrukcí. Při podmíněném větvení se zahození těchto výsledků setkává s potížemi a časovým zpožděním. Proto na základě fuzzy logiky, předchozích větvení nebo pravděpodobnosti procesor určuje (odhaduje) dopředu, kterou větví program bude pokračovat. Při chybě odhadu se musí rozpracování zahodit.

Intel a Cyrix mají 256 prvkovou vyrovnávací paměť předešlých větvení, ze které počítá odhad větvení.

K5 přidává informaci o posledním větvení ke každé instrukci v instrukční Cache.

Spekulativní výpočet

je výpočet, který jako operandy používá neschválené (pravděpodobné) výpočty dalších stadií nebo kanálů.

Napodobení RISC PR "RISC"

K5 a Nx586 překládají instrukce do jednotného formátu, které vzhovují výkonným jednotkám procesoru, jehož konstrukce se přibližuje architektuře RISC PR "RISC" . Tyto vnitřní instrukce AMD nazývá ROPs (RISC operations), NexGen RISC86. Při předběžném dekódování je k insstrukcím přidáváno několik bitů, které označují začátek a konec instrukce a kolik vnitřních RISC instrukcí je třeba na vykonání této instrukce.

Interní CACHE

Obvykle je Cache Harwardské struktury, tj. oddělena datová a instrukční cache. Většinou jsou 2portové, 4 cestné. U Nx586 je integrován i řadič L2, tj. externí cache, ke které má přístup po zvláštní 64 bitové sběrnici.

Identifikace procesorů

k identifikaci procesoru na desce se používá instrukce CPUID. Větší odlišnosti jednotlivých procesorů jsou řečeny na úrovni BIOS, menší propojkami.

MMX

MMX PR "MMX" MultiMedia eXtention PR "MultiMedia eXtention" rozšíření procesoru o rychlé instrukce pro zpracování signálů. Umožňuje kompresi. Je realizovaný DSP.

MMX umožňuje provádět časté multimediální operace

· Malé celočíselné datové typy

· Krátké opakující se smyčky

· Časté násobení a sčítání.

· Výpočetně náročné algoritmy

· Vysoce paralelní instrukce.

MMX rozšiřuje instrukční soubor o 57 instrukcí, většinou pro multimediální zpracování signálu.

Zvýšení výkonu je dosaženo systémem SIMD a to tak, že jsou data soustředěna do delších registrů (používají se 80ti bitové registry FPU) po 64 bitech, tedy 8 jednobytových dat, 4 dvoubytových nebo 2 čtyřbytových. Nad touto dvojicí, čtveřicí nebo osmicí lze vykonávat určité operace (např násobení dvojic a pak je sečíst).

Protože jsou užívány registry FPU nedoporučuje se směšovat multimediální aplikace s výpočty ve FPU.

Detekce přítomnosti MMX procesoru je pomocí instrukce CPUID, která vrací nastavený bit. Aplikace napsaná pro MMX může zhroutit počítač nemající MMX.

PENTIUM

· květen 1993

· cena 900 USD

· 3.1 mil tranzistorů 12.8x12.8 mm

· CISC s emulací všech Intel

· 64 bitový

· 32bitové zpracování dat

· 32 bitová adres. sběrnice, datová 32 nebo 64- bitová

· takt 75, 90(3.94), 100(3.94), 120, 132 MHz, 150MHz (v budoucnu a pro AsGa 200MHz)

· takt vnější sběrnice 1.5, 2, 2.5 a 3 krát menší aby sběrnice mohla mít takt 50, 60,nebo 66MHz

· pipelining

· supreskalární architektura a tedy

· 2x rychlejší než 486DX2/66

· asymetrické kanály

· U - univerzální jednotka

· V - umí jen jednouché instrukce (mimo přesunů,práce se zásobníkem)

· musí dojít k párování instrukcí - jinak pracuje jen kanál U. K rozdělení na kanály dochází ve fázi dekodóvání

· kompilátor musí upravit smyčky pro predikci větvení

· Branche Target Buffer PR "Branche Target Buffer" kde ukládá výsledky posledních 256 větvení

· 2 krat dvoucestná asociativní Cache 8k

· 8 registrů

· 3 instrukce v jednom taktu

· in-order issue

· in-order completition - technologie 0.65 BiCMOS

· napájení 5V, ale od r. 1994 i 3.3 V

· pouzdro

· PGA 273 vývodů,

· nověji SPGA a TCP (Tape Carrier Package) s velmi výborným odvodem tepla a s 265 vývody (chybí některé pro dualprocessing)

· Socket 7

- spotřeba pro chod naprázdno 15W při 66MHz, 3.3V má 4W

- nutné chlazení a tepelné odstínění dalších součástek

- technologie 0.8um ( pro 3.3v je 0.6um)

- prostorová 3-vrstvá struktura

- výkon 166MIPS,SPECint92 90 a 100

- sada čipů SuperCore 590

-VL82C591 - systemový řadič

-VL82C592 - vyrovnávací paměť pro PCI 33MHz

-VL82C593 - napojení PCI a ISA

- sada čipů Cypres Chipset CY82691 až 3 zahrnuje L2 cache, podporu USB, DRAM kontroler,řízení myši a klávesnice,DMA řízení a CMOS paměť 256B a reálný čas.. Pouzdro PQSP sse 208 piny.

provedení - 3.3V 66MHz

5V 60MHz

Pentium P55c

vylepšené pentium

· 150mhz

· technologie CMOS (dříve BiCMOS) - lze vyšší rychlosti, menší ztráty

· napájení 2,5 až 2,9V

· externí sběrnice 3,3V - technologie splitting voltage PR "splitting voltage"

· pouzdro s 251 vývody

Pentium OverDriver

Zachovává rysy architektury 486, včetně 32bitové datové sběrnice. Má 32kB cache, a frekvenci 63 MHz. Teplota je sledována softwareově a řídí frekvenci procesoru. Počítače vybavené OverDriverem mají o 40% nižší výkonnost než obvyklý 60 MHz systém Pentium.

Typy

· PODP5V63 (Pentium Overdrive Procesor 5V 63MHz) je pro počítače 25 MHz.

· PODP5V83

· P24T

Další skupinou jsou procesory nahrazující stávající Pentia. Tyto procesory mají větší frekvence (např Pentium 100 nahrazuje overdrive s frekvencí 166MHz).

Ovedravery s technologií MMX vyžadují napájení na desce 3,3V, které ovedrive převádí na 2,8V (vyžadované procesory MMX). Mají 32kB Cache a zvyšují výkon až o 70%

Pentium MMX PR "MMX"

· vnitřní napětí 2,8V (2,45V pro mobilní přístroje)

· napájení 3,3V

· 150, 166, 200MHz

· 15,7W, desktop pouze 7,8W

· 75 instrukcí navíc

· vnitřní cache 32kB

· nový algoritmus branch prediction

· rozšířen o 8 nových 64bitových MMX registrů

· SIMD (podpora paralelního zrpacování dat)

· vytváření quadword tj. 8bytů pro zpracování dat stejnou instrukcí v jednom taktu

· zvýšení výkonu o 10 %.

AMD K5

· CISC procesor se strukturou jádra obdobnou RISC PR "RISC" s podobnou strukturou jako PentiumPro ROP

· rychlý

· mikrokód (pro delší instrukce - 3 RISC

· výkon o 30% větší než pentium

· - kompatibilita vývodů

· - r. výroby 1996

· - K5-PR100 100MHz (při 16MB RAM je lepší než 166 při 8MB RAM)

· - K5-PR120 120MHz

· - K5-PR133 133MHz

· - K5-PR166 166MHz

· optimalizace překladu

· neefektivní zpracování 16ti bitových kódů

· superpipelining 6ti stupňový (dvoustupňové dekódování)

· Čtyřkanálový (Quad Issue) procesor

· nesymetrické 2 ALU

· 1. BCD

· 1. dělení

· 2. Posuny

· FPU

· podporuje zavedení a vykonání instrukce mimo pořadí

· spekulativní výpočty

· predikce větvení - ke každé instrukci se přidává informace o větvení

· forwarding a bypassing

· Cache: 16kB pro data 8kB pro instrukce

· 40 registrů

· 32bitový AB

· 64 bitový DB

· kompatibilní vývody s Pentiem

· Socket 7

· 4.3 mil tranzistorů

· CMOS 0.5um

· 3.3V

Am5x86

vyšší výkon procesoru o 10% než u pentia

možnost upgrade AMD486

133MHz

socket 7

Cyrix5x86/100

výrobce National Semiconductor - Cyrix

srovnatelný s Pentiem 75

možný upgrade 486

dvojnásobná frekvence

socket 7

CyrixM1

výrobce National Semiconductor - Cyrix

pracovní název pro Cyrix 6x86-Paaa

Strong Arm

procesor určený pro kapesní počítače

Strong Arm SA 1100 má kmitočet 200MHz

6x86-Paaa+

schema viz Computer World 43/96

· výroba 1995

· aaa =120, 133, 150, 166, 200

· výkon o 30% lepší než pentium značení systémem P-rate, tj odpovídající výkonem pentiu o této frekvenci

· skutečné frekvence jsou 100;110, 120, 133, 150 MHz a tedy nestandardní frekvence sběrnic 50,55,60,66, 75MHz

· vnitřní f je vždy dvojnásobná, od r. 1997 i 3násobná

· má optimalizované instrukce pro 16ti bitové aplikace, a tedy je pro tyto aplikace výkonnější

· 32 bitový AB,

· 64 bitový DB i externí

· superpipelining 7 stadií

· výběr instrukce (Instruction Fetch) - 16B

· 2 fáze dekódování - Instruction Decode - ID ( první fáze dělí do kanálů a zjišťuje délku instrukce)

· 2 fáze zjištění operandů - Address Calculation- AC (první fáze vypočítává lineární adresu, druhá obsluhuje Cache a Registry (nikoliv paměť))

· provedení

· zpětný zápis

· IU - Integer (celočíselná) Unit je dvoukanálový (dual-issue)

· kanál X (hlavní)

· kanál Y

· superskalární symetrický

· nelze párovat pouze

· string

· násobení

· dělení

· podmíněné skoky pouze v X kanále

· funkční jednotky

· IU

· CacheUNIT

· FPU

· BIU

· MMU

· FPU - 80 bitový, paralelní výpočty, 64bitový interface

· MMU obstarává spojení mezí Cache a pamětí, podporuje stránkování

· přejmenovávání registrů

· 8 aktivních registrů ze 32

· data bypassing i data forwarding

· dynamické předvídání větvení

· s vyrovnávácí pamětí výsledků

· 256 větvení

· 4 stavová historie

· zásobník pro 8 návratových adres

· podporuje vykonání instrukce mimo pořadí stupňové spekulativní výpočty (pro 4 podmíněné skoky)

· 16kB cache, write back, 4cestná associativní, společná pro data i instrukce, dual port address

· 256 bytů instrukční fronta

· pouzdro P54C - zaměnitelný s Pentiem (296pin)

· kompatibilita vývodů s Pentiem

· socket 7

· kompatibilita instrukcí s x86

· velké rozměry 20.3 x 19.4 mm

· 3mil tranzistorů

· CMOS 0.5um,

· 3.3V

· vysoký ztrátový výkon, má řízení výkonu.

Cyrix MediaGX

CyrixMediaGX PR "CyrixMediaGX" je ekvivalentem Pentia téže frekvence

· frekvence: 120 a 133MHz

· cena pod 100USD (duben97)

integruje

· PC funkce

· audio

· grafiku

· není MMX.

Procesor je založen na VSA PR "VSA" -Virtual System Architecture PR "Virtual System Architecture" Tato softwareová architektura nahrazuje hardware. Proto MediaGX nepotřebuje rozšiřující grafické a zvukové karty. Tyto jsou nahrazeny funkcemi procesoru nazvané

· XpressRAM - paměťový řadič umístěný v procesoru umožňuje přesouvat data přímo z/do proceseru do/z RAM. Proto není zapotřebí sekundární Cache. Urychluje přesuny dat do/y RAM.

· XpressGRAPHICS - zastupuje grafiskou kartu a tím se vyhýbá nejužšímu místu - sběrnici PCI. Zgrafického řadiče a akcelerátoru, který je umístěn přímo v procesoru, jsou data posílána přímo do monitoru (nikoliv pčes sběrnici). Využívá nové kompresní schema grafiky. Podporuje všechny mody do 1280x1024. Počítač nemusí mít tedy ani grafickou kartu, ani videopaměť.

· XpressAUDIO - generuje zvuky a je kompatibilní se Sound Blastrem PR "Sound Blaster" . Umožňuje poslouchat CD.

sequenční řízení Instrukce Adr instrukcí

Výběr instrukcí

Dekoder 1 faze 128 32

DI 2 DI2

AdrOper1 AderOper1 X data adr A0-A31

FPU opcode AdrOper2 AdrOper2 256B Instruction BUS

FP Queue Exec Exec line Cache 32bit DE0-DE7

Zapis Zapis

Y data inter

face

X pipe Y pipe 16kB Cache D0-D63

Fpprocesor (kanál) (kanál) data

64 Unit

X linear Y linear

adresa adresa Caches

FPU 32 32

Řízení

X Y

fyzická

adresa

CLK

MMU 32

Cyrix 6x86

NexGen Nx586

- 70(75), 75(80), 84(90), 93(100) MHz , na pouzdře uváděna frekvence pentia s ekvivalentním výkonem (hodnoty v závorkách)

- srovnatelný s pentiem

- Nekompatibilní vývody

- 3.5 mil tranzistorů

- CMOS 0.5um, 14x14 mmm

- 4V

- pipeling - 7 stadií

- jednokanálový (single-issue) - skalární

- podporuje zavedení a vykonání instrukce mimo pořadí

- spekulativní výpočty dalších instrukcí při čekání procesoru. Výsledky jsou použity, pokuď spekulace s instrukcemi vyšla

- reservation stations délky 14 instrukcí pro každou výkonnou jednotku

- neobsahuje standardně FPU (koprocesor Nx587)

- 2 jednotky ALU - celočíselné

- 4cestná Cache L1: 16kB pro instrukce, 16kB pro data

- Řadič externí 4cestné Cache L2 1MB na plné frekvenci processoru

- 22 registrů s přejmenováváním

- AB 32bitů, DB 64 bitů

- integr. řízení sekundární Cache L2

- podporuje VL bus (zatím jen)

Turbo-chip 133

jedná se vlastně o procesor Am5x86 od firmy AMD

instrukční cache Předvídání větvení

sběrnicové řadič předvýběrové

rozhraní L1 Cache vyrovnávací Soubor

paměti registrů

Exter řadič

CACHE L2 Cache

Dekodér instrukcí Přerovnávací

Datová konverze na RISC PR "RISC" paměť

CACHE

Separátní

fronty

instrukcí

Externi

A Unit

zaváděc ALU 1 ALU 2 FPU Branche

ukládán unit

Pentium Pro (prac. název P6)

Bajt 4/95

P6 procesor z Portlandu zachovává kompatibilitu s 80x86. Stejně jako pentium je vyrobeno 0,6 um BiCMOS. Je obdélníkového tvaru, protože se skládá ze dvou čipů (sekundární cache je na samostatném čipu v pouzdře procesoru).

Je to zatím jediný Intelovský procesor, který lze rozšířit na 4 CPU.

RISC PR "RISC" jádro

CISC PR "CISC" celek

CPU má 5,5 mil tranzistorů + 15,5 mil v sekund. Cache

- f=133MHz , očekává se PentiumPro/MMX 300MHz

frekvence sběrnice poloviční tj 75MHz

4 samostané 14ti stupňové pipelining

three way superscalar

5 paralelních prováděcích jednotek: 2 celočíselné

1 pro načítání

1 pro ukládání

1 FPU

integrovaná dvoucestná asociativní primární instrukční Cache 8kB

integrovaná čtyřcestná asociativní primární datová Cache 8kB

integrovaná čtyřcestná sekundární Cache 512 (256) kB takt 10ns, tj. 200MHz

napájecí napětí 2,9V

spotřeba 20W

64 bitový DB frontside bus s poloviční, třetinovou nebo čtvrtinovou rychlostí CPU (popř. Podle přání zákazníka)

64 bitový backside bus - DB pro sekundární CACHE

36 bitový AB

instrukční soubor RISC PR "RISC"

- podporuje zavedení a vykonání instrukce mimo pořadí

nepoužívá trojstavové oddělovače ale tzv. Volné konektory (GTL buffer) transakční I/O sběrnice

387 vývodů pouzdra

Nejvýraznějším zdokonalením je Dynamic Execution , která zahrnuje multiply branch prediction, data flow analysis a speculativ execution. To znamená, že procesor sám analyzuje svou činnost, monitoruje posloupnost vykonaných příkazů a na základě získaných výsledků pak rozhoduje jakou činnost vykoná v nejbližším okamžiku, a to bez ohledu na to, jaké pořadí daná instrukce v sekvenci příkazů zastává. Procesor tedy zpracovává instrukce na přeskáčku okamžitě jak je instrukce připravená, aby procesor byl vytížen co nejlépe.

Trojcestný superscalar umožňuje současné ukončení 5ti instrukcí. Zrychlením je také 14 ti stupňový pipelining oproti 5 ti stupňovému u P5.

P6 PR "P6" obsahuje dekodér pro převod CISC PR "CISC" instrukcí na RISC PR "RISC" .

Zpoždění při prohledávání sekundárni Cache je oproti primární pouze jeden takt.

Lze rozpracovat až 8 transakcí

Celá jednotka dodá 6 mikrooperací v jednom taktu

RAT PR "RAT" Register Alias Table PR "Register Alias Table" ve stupni 7 odkazuje logické registry na fyzické GPR (obecné registry), které jsou proměnné. P6 obsahuje 40 těchto registrů.

Sada registrů pracujících jako pole instrukcí je označena ROB PR "ROB" - ReOrder Buffer PR "ReOrder Buffer" , která má 40 položek o 118 bitech.

Spekulativní předpověď větvení urychluje rychlost, ale při špatné předpovědi je ztráta asi 8 hodinových cyklů. Za tento čas se musí naplnit nová fronta instrukcí, aktualizovat registry a paměti

Provádění instrukcí mimo pořadí zajišťuje jednotka reservation station, která je obdobná jako v K5 nebo PowerPC.

Procesor má 5 prováděcích jednotek:

· 2 celočíselné IU

· 2 generátory adres AGU - ukládání je řízeno dvoubránovou AGU, která je nezávislá na AGU pro načítání

· 1 FPU soperacemi násobení, dělení a posunu

ROB ReOrder Buffer funguje jako zásobárna micro-ops, které čekajína provedení nebo vyřazení.

Vyřazovací jednotka se řídí příznaky dokončení. Před vyřazením ověří,zda není přerušení, traps,breakpoints, nebo špatně předpovězené větvení.

Cache L2 Paměťový registr

256 kB

Frontside bus Backside bus

64 bit 64 bit

MIU

Jednotka sběrnicového rozhraní BIU Data Cache Re

8kB zer

vač

Fetch two cache ní AGU

lines per clock czcle AB

32 bits per line

AGU

IFU Instruction cache Branch sta

target ni RB

buffer ce

BTB IU

dekodér instrukcí x86 512 položek

jednoduchý jednoduchý složitý IU

dekodér dekodér dekodér

1 mikroop/takt 1 mikroop/takt 1 až 4 mikroop/takt Mikrokódový

sekvencer FPU

instrukcí

40 registrů

Vyřazovací reg

14 registrů

MIU - jednotka paměťového rozraní

AGU - Adresní jednotka

IFU - Jednotka zavádění instrukce

IU - Celočíselná jednotka

AB - Adresová sběrnice 36 bitů

RB - Výsledková sběrnice 86 bitů

(Bajt duben 95)

Pentium Pro

uvedeno na trh 6.11.95

· 150/60MHz, 60MHz je takt sběrnice, 256kB L2 cache

· 180/60MHz, 256 L2 cache (prosinec 95)

· 200/66MHz, 256 L2 cache (leden 96)

· od března 96 512kB L2 cache, od r. 1998 až 1MB

· cena 1000US$

· Ekvivalent s pentiem 8x větší a 5ti násobná cena

Klamath PR "Klamath"

nové značení podle severozápadních řek USA

neboli

Pentium II PR "Pentium II"

je verze Pentia Pro r. 1997

· 200/234/266/300MHz pokusně při vymrazené až 400MHz [2], v r. 1998 350, 400 a 450MHz

· větší interní cache - 32kB

· řadič sekundární cache (512kB) - bez sekundární cache

· MMX PR "MMX" vyžaduje dva taktovací cykly na přepnutí z float

· Dual Independent Bus PR "Dual Independent Bus" obdobná jako u Pentia Pro - tj. oddělěná sběrnice pro sekundární cache od systémové sběrnice (na rozdíl od Socket 7). Umožňuje až 3násobnou propustnost sběrnice.

· Takt sběrnice pro L2 je poloviční frekvence procesoru (150MHz pro 300MHz pentiumII)

· Dynamic Execution se skládá

· vícenásobné předvídání větvení

· analýza toku dat

· spekulativní výpočty

· výkon instrukcí mimo pořadí

· přejmenovávání registrů

· FPU se výkonostně přibližuje některým pomalým RISC procesorům

· 7.5 mil tranzistorů na ploše 203 mm²

· 0,35 um technologie

· SEC PR "SEC" Single Edge Contact PR "Single Edge Contact" (pouzdro s jednou dotykovou hranou) pouzdření místo PGA (PinGrid Array). Technologie spočívá v integraci všech prvků na podložce s tištěnými spoji a s přímým konektorem PR "konektor:přímý" určeným do SLOT1 PR "SLOT1" a pak uzavřena do umělohmotného a kovového pouzdra tvořící vlastní tělo procesoru. Takto lze naintegrovat do pouzdra i libovolné statické moduly L2 cache.. Procesor má velikost a tvar 10dkg tabulky čokolády. Pravděpodobně nebude mít úspěch.

· Slot1 pro procesor,

· čipová sada 440FX. Od r. 1998 bude k čipsetu přidána AGP PR "AGP" -Accelerated Graphic Port PR "Accelerated Graphic Port" pro vysokorychlostní přístup k 3-D PR "3-D" texturovým mapám PR "texturové mapy" . 440LX AGPset

Podle PC Magazine6/97 má pentiumII při operacích s velice dlouhými čísly v plovoucí čárce chybu.

Tillamook

· Intel září 1997

· 266MHz (166, 200, 233MHz)

· určen pro notebooky - umožňuje 3D grafiku

· 0,25um

· MMX

Deschutes PR "Deschutes"

je nízkonapěťová verze procesoru Klamath určená pro notebooky

· 0,25um technologie

· 300 a 333MHz

· r. 1998

Katmai

· 1998

· MMX2 PR "MMX2" současné provádění float a multimediální - rozšíření o další 32 bitové instrunkce

· 300MHz

Willamette

neboli

P68

· Intel

· konec roku 1998

· o polovinu lepší než PentiumII

· 100MHz sběrnice

· má být nahrazen Mercedem

P7 - Merced PR "Merced"

Znamenající konec řady x86 a nástup architektury IA-64 PR "IA-64" což je nová 64 bitová instrukční sada vyvinuta firmami Intel a HP kombinující výkonnost RISC procesorů a působnost Intel.

· Intel 1999

· 64 bitový

· PA-RISC jádro s kompatibilitou na x86

· původně VLIW PR "VLIW" , podle posledních informací to má být superskalární procesor

· kompatibilní s i286

· 500MHz až 4GHz

· OS bude 64bitový WIN NT (zatím se zkouší) a tedy lze využít zatím jen u UNIXu.

· NTFS PR "NTFS"

· nebo nový FAT32 PR "FAT32"

CyrixGX

· 120,133MHz, očekává se 200MHz v r. 1997

· zastaralá architektura (1997)

Cyrix M2

· výroba 1997

· vyrábí IBM pod názvem 6x86MX

· kompatibilní s pentiem

· socket 7

· výkon srovnatelný s pentium II

· MMX PR "MMX" multimediální rozšíření PR "multimediální rozšíření" s integrovaným DSP

· riscové jádro

· optimalizovaný pro 32bitový software

· cache 64kB

· 166,233MHz

· 75MHz sběrnice (lepší než pentium

· napájení 3,3V a vnitřní 2,8V (pro notebooky 2,5V)

· 0,35um

K6

· firma AMD - původně nazvaný Nx686 [2]

· 200,233,266,300, 400 (snad v r. 98) MHz

· RISC 86

· L1 Cache

· 32kB datová

· 32kB instrukční s předdekódováním dat

· predikce větvení

· výkon mimo pořadí

· spekulativní výpočty

· přejmenovávání registrů

· dokončení 6 RISC instrukcí v jednom cyklu

· 0,35um technologiie

· 6,5 až 8mil tranzistorů na ploše 162mm2

· 6 vrstev

· výroba 1996

· AMD po fúzi s NexGen

· obdoba pentia 166MHz/200/233MHz

· MMX PR "MMX" - multimediální

· jádro NexGen Nx586

· socket7

· pro 16 bitové operace velmi výkonný

Konverze insrukce CISC na RISC se provádí v 7 paralelních execučních jednotkách [1]

AMD K6 3D

MMX enhanced procesor 300, 350 a 400MHz výkonnější než Intel x86 MMX., MPEG 2 a AC3 r. 1998

256kB L2

volba L3

socket 7

AGP 100MHz

K7

firma AMD

rok 1998 - 400MHz

rok 1999 - 500MHz

0,18um technologie AMD 3D

slot 1

protokol Alpha EV6

Srovnání architektur procesoru Cyrix a Intel

Architektura Cyrix6x86 PentiumPro Pentium

Plná optimalizace kódu x86 x

Superscalár x x x

Superpipeline x x

Přejmenovávání registrů x x

16kB primární Cache x x x

Out-of-order vzkonávání instrukcí x x

Vylepšená 80ti bitová jednotka FPU x x x

Spekulativní vzkonávání příkazů x x

Výpočet vícenásobného větvení x x

RISCové procesory

DEC ALPHA

- napájení 3.3 V

- spotřeba 23W

- frekvence 150 MHz ,200MHz, 400MHz ,533MHz

- syystémová sběrnice 333MHz

- 2 x 8kB Cache nově 64kB L1

- úplná 64 bitová struktura

- délka instrukce 32 bit

- superpilene (4 - 7 paralelních posunutých krokú)

- superskalární (více operací v jednom kroku)

- 0.75um CMOS

- 431 pinů

- nemultiplexovaná datová 128b a adr. 64bitů sběrnice

DEC ALPHA 21164 BIPS

· 2,4 BIPS - Billon bits per second - miliarda (1,2)

· 600MHz

· 30mil vektorů/s

· frekvence 366 a 500 MHz

· 64 bitový

· čtyřcestné paralelní zpracování instrukcí

· 0.35um

· 2x FPU

· 2xALU

· 2 úrovně CACHE

MIPS R4400

MIPS 8000

· 75MHz

MIPS 10000

· 195 MHz

MicroJava701

firmy Sun je optimalizován pro Java a C/C++

· jádro picoJava 2.0

· 6 jednotek pro zpracování instrukcí

· 4 instrukce/cykl

· řadič paměti integrován na čipu

· řadič IO integrován na čipu

· 32b nebo 64b rozhraní

· řadič PCI (není na čipu) podporuje 8/16/32 periferie

· 32 bitové jádro

· cache 16k+16kB

· 200MHz

· 66MHz sběrnice paměti

· 0,25um

· 2,5V jádro, IO 3,3V

· r. 1998

P O W E R P C

Stanice s power PC pracují v prostředí AIX. Nelze je provozovat po DOS ani Windows. Použít lze X-Windows a zněho emulovat DOS a Win.

PowerPC 601,602

PerformanceOptised With Enhanced RISC PR "RISC" Performance Chip

- 150MHz - RISC PR "RISC"

- superscalar

- 2.8mil tranzistorů

- 0.6 um technologie

- 32 registrů 32 bitových

- 32 registrů 64 bitových CPU pro pohyblivou čárku

- cache 32kB

- tři paralelní jednotky zřetězeného zpracování dat:

celočíselné

pohybl. čárka

zpracov. skoků

- jednotky vykonávají vždy nejbližší instrukci z fronty. (pouze u celočíselného zpracování musí být první ve frontě).

- předvídání výsledků podmíněného skoku

PowerPC 601

- RISC PR "RISC"

- 32 registrů 32 bitových

- 32 registrů 64 bitových CPU pro pohyblivou čárku

- cache 32kB

- tři paralelní jednotky zřetězeného zpracování dat:

celočíselné

pohybl. čárka

zpracov. skoků

- jednotky vykonávají vždy nejbližší instrukci z fronty. (pouze u celočíselného zpracování musí být první ve frontě).

- předvídání výsledků podmíněného skoku

POwer PC603

· 32 bitový

· RISC PR "RISC"

· 80MHz, od r. 1997 240 a 255MHz

· technol 0.35um

· - napájení 3.3V

· 3.3V, 2W

· 255MHz jsou určeny pro Macintoshe

· plocha 81 mm²

· 2,6mil tranzistorů

· Power PC 604 má 4 instrukce/takt, z nichž 3 jsou integer

PowerPC 615

- 64 bitový ??

- 2 režimy: - běžný PC615

- režim 80x86, který hardwarově emuluje 80x86, vytváří mikrokod, který posílá v řetězcích do řadiče

Vyrovná se Pentiu 100MHz

- Operční systém Windows NT => snadný přechod na RISC PR "RISC" .

Power PC 620

- plně 64 bitová struktura

- pro výkonové servery, pracovní stanice a multiprocesorové systémy

- symetrický multiprocessing

- superskalární architektura (6 jednotek)

jednotka větvení

2x jednotka pevné čárky

komplexní jednotka pevné čárky

jednotka pohyblivé čárky

jednotka I/O

během jednoho cylu lze načíst, rozmístnit a ukončit 4 instrukce

současně až 16 rozpracovaných instrukcí

fronta 8 instrukcí

- f= 133MHz, 240MHz (1997)

- pro I/O sběrnice je dělěn 1:2, 1:3, 1:4

- vnější datová sběrnice 128 + 16parita = 144

- adr 40 + 3parita = 43

- 8 cestná cache s 64bitovou sběrnicí: datová 32kB

instrukční 32kB

- řadič vnější cache (do 128MB- MESI protokol)

- MMU Memory Managment Unit , paměťové fronty

80 bitová virtuální adresa

64 efektivní

40 fyzická

- segmentace

- stránkování

- sleep mode

- 3.3V nebo 2,5V

- 0.5um CMOS

- počet tranzistorů 7milionu

- čip je 311mm2

- pouzdro Ball Grid Array 25x25 BGA

- branche prediction (předpověď větvení)

statická

dynamická - při načítání a rozmístění instrukcí

provede oba výpočty a jeden zahodí

Porovnání: Pentium 100MHz je cca o 25% rychlejší než Power PC 80MHz, kromě operací v pohyblivé čárce, kde je PowerPC rychlejší.

MESI protokol definuje stavy CACHE paměti:

- modifikovaný

- výlučný

- sdílený

- vadný.

G3

odvozený od PowerPC 603e má

· ¨malou spotřebu - je určen pro laptopy

· 0,25um technologii

· 250MHz

· vnitřní cache 64kB

Mach 5

odvozený od PowerPC 604e pracuje na

· 300MHz očekává se 400MHz v 1998

· optimalizovaný pro multiprocesorové nasazení

· určen pro servery

· L2je na kartě s procesorem jako u Pentia II

· 5W (minimálně 3 až 5 krát méně než 604)

MIPS R4600-133

- 64 bitový

- 133MHz

- poměr cena/výkon - 2.56 levnější než Intel P54C/100MHz

R8000

firmy Silicon Graphics z r. 1992

- 0,5 Ţm technologie

- 64 bitový superskalár

- skládá se ye 2 čipů R8000 a mat. koprocesoru R8010

- napájení 3.3V

- 75MHz

- dohromady 3.4 mil tranzistorů

- 595 kolíků

- 4 instrukce v jednom cyklu

- jednotky aritmetiky pevné čárky

- předvídání skoků

- datová a instrukční cache po 16kB

- bufffer pro vyrovnávání délky instrukcí (na 128bitů) z cache

- vnější cache má cyklus 10ns

UltraSPARC II STP 1031

SPARC PR "SPARC" - Stackable Procesor ARChitecture - stupňovatelná architektura procesoru umožňující 10ti násobnou paralelnost podporující Ultra Port Architecture UPA PR "UPA" umožňující komunikasci procesoru s pamětí rychlostí 1,3GB/s po 288 nebo 576 bitů široké lince metodou switched bus.

· 300 MHz

· 64 bit

· 4instrukce/cykl

· zavádění instrukcí v pořadí

· ukončení mimo pořadí

· 3D grafika

· VIS PR "VIS" Visual Instuction Set - (r. 1995) obdoba MMX, ale o rok dříve

· propojení až 4 procesorů

· 4 cestný superscalár s 9 Výkonnými jednotkami

· 4 Integer EU

· 3 FPU

· 2 grafický GU

· Big nebo Little Endian Big endian má vyšší byte na nižší adrese

· 64 bit adresa

· 16kB Cache

· 2bit branche Prediction

· Řadič sekundární Cache do 16MB

· 1,3MB/s rychlost paměti

· MMU

· 64 bitový vstupní instruction Translation lookaside buffer iTLB

· 64 datový dTLB

· load a store mají každý svou jednotku na výpočet adresy

· skoky :

· dvoubitová historie

· rozdělení na pole 4 instrukcí s odkazem na další instrukci

· buffer 12 instrukcí

· I- cache je s fyzickou adresací

· 44 bitová virtuální adresa

· 41 bitová fyzická adresa předpokládající minimální délku stránky 13bitů tj. 8kB

· stránkování 8,64,512KB a 4MB

· FPU pro Double precision

· GU - 16 ti bitové násobení

i960 RD I/O

firmy Intel zahrnující

· procesor i960 PR "i960" a

· bridge 2.1PCI PR "2.1PCI" -to-PCI,

· dvě jednotky pro výpočet adres

· tříkanálový DMA kontroler

· I/O programovatelný kontrolér přerušení

· 4kB dvoucestnou instrukční cache

· 2kB přímo mapovatelnou data cache

· 1 kB RAM

· SBGA package PR "SBGA package"

PA 8200

· 64 bitový

· RISC

· 200MHz

· pro symetrický multiprocessing - servery

PA 8500

· pro symetrický multiprocessing, servery

· 64 bitový

· 4MB Cache pro každý procesor

Exponential Technology

kompatibilní s Power PC

· 533MHz

NUMA

NUMA PR "NUMA" [1] Non-uniform memory access PR "Non-uniform memory access" přístup k paměti očekávaný u procesorů v r. 1998 (PA 8500).

KOPROCESORY

jsou pomocné procesory napojené na společnou datovou a adresovou sběrnici pro přístup do paměti. Koprocesor plní speciální funkce - matematický, grafický. Má své instrukce, jeho činnost podle druhu může a nemusí být závislá na hlavním procesoru. Existence koprocesoru je označena ROM-BIOSem do CMOS.

Značení 8087, 80287, 387SX, 387DX, 487SX.

Weitek: 3167 (=80387), 4167 (=487SX)

Výrobci: Intel, Wietek, ULSI, IIT, C&T, AMD, Cyrix

Koprocesory Weitek jsou až 10x rychlejší než Intel.

Pouzdro: PGA - intel 2řadové, Weitek 3řadové. Patice společné pro oba typy. Nižší jsou i DIL.

Cyrix 486DLC - interní cache 1kB

cena 270DM (1983)

Cyrix 486DRu2- vylepšená verze 486DLC o

taktovací násobič (na dvojnásobek),

předvídání stavu cache,

IBM 486SLC

Intel 486DX/2 - dvojnásobný takt

486SL/33 dvojnásobný výkon oproti 386SL

napájení 3.3V

délka provozu na aku 4hodiny,

cache 8kB,

32 bitová sběrnice,

řadič ISA,

určeno pro pentopy a notebooky.

Kingston 486/NOW! řada procesorových desek používá

AMD486DX/40

Hypertace 486/33 od australské firmy Hypertec.

Nx586 (NexGen) kompatibilní s 486 a 386, s RISC PR "RISC" architekturou. Programy jsou dynamicky překládány do RISC.